Криптотрейдинг: прибыльная торговля криптовалютой.
Май 21, 2019
51 Views
Комментарии к записи Тримониальные методы проектирования отключены

Тримониальные методы проектирования

Written by
Биткоин: краткое руководство

Проект обрезки появляется только на рынке, и вы не можете получить информацию. Так что это первая из многих статей, так что вам не нужно идти дальше.

Кто не хотел получать эти несколько дополнительных МГц от ПЛИС? Вот как это сделать. Я объясню, что необходимо для создания проекта с соблюдением сроков с использованием трехсторонних методов проектирования. Содержание этой статьи явно мое мнение. Дайте мне свое мнение.

Чтобы прекратить погоню, давайте посмотрим на некоторые рекомендации по дизайну отделки салона — что вы должны и не должны делать. Некоторые из них, как правило, носят общий характер, но для того, чтобы добиться оптимальной производительности, вам необходимо рассмотреть все аспекты вашего проекта.

Что делать и что не делать. Во-первых, список вещей, которые нужно сделать. Правильно укажите свой дизайн FPGA — убедитесь, что вы знаете, что вы и, что более важно, что вы ожидаете от своих коллег и / или клиентов, особенно при разработке декоративных. Используйте наименьшее количество тактовых импульсов, и синхронизация FPGA сбрасывается до соответствующих тактовых импульсов. Имитируйте всю конструкцию ПЛИС, уровня блока недостаточно (и, если возможно, всей платы или системы). Синхронизировать переходы между тримононами часовых доменов. Воспользуйтесь встроенными функциями, специфичными для ПЛИС, например, SRL.

Всегда выполняйте тестовый проект FPGA с распиновкой, прежде чем приступить к разметке платы! Докажите, что нет банковских ограничений или сроков. Неважно, что делает тестовый проект FPGA (я использую группу тримонов, работающих с выходами контура на выходы) — убедитесь, что никакая логика не оптимизирована. Имейте запасные входы / выходы FPGA с внешними выводами — вы можете подключить их для изменения входов / выходов. Используйте высокоскоростной последовательный ввод / вывод вместо высокоскоростного параллельного ввода / вывода. % выше требуемой тактовой частоты для учета температуры, тактовых колебаний и шумовых колебаний в ПЛИС.

Сейчас списком не занимаюсь. Не используйте больше тримонических часов, чем необходимо, и избегайте асинхронных логических защелок. Не ограничивайте свой проект. Не пишите шерстяной HDL, если вы хотите получить высокую производительность от FPGA, пишите это в инструменте синтеза, чтобы объединить логическую логику с быстрой логикой. Не принимайте предположений; Я знаю, каковы последствия вашего кода. Не ожидайте, что традиционные IP-блоки превысят ваш код, просто потому, что они исходят от так называемого эксперта по трамваям, что не означает, что вы не можете сделать что-то лучше или более эффективно или более конкретно для ваших целей.

Другие триномальные советы:

Для блоков, критичных ко времени, сохраняйте код прямым: я имею в виду поддержание логических уровней до числа, которое может быть установлено в одном LE / CLB непосредственно перед целевым регистром. Каждый раз, когда вам нужно два LE / CLB, вы можете забыть об этом.

Не бойтесь блокировать логику в области ПЛИС или некоторые критические регистры в определенных местах в ПЛИС.

Здесь я просто поцарапал поверхность. Это первая из многих статей, у меня в очереди еще как минимум тридцать. Проект обрезки не завершен в течение ночи.

Article Categories:
Криптовалюта
Как устроен блокчейн

Comments are closed.